Modelagem Comportamental de Amplificadores de Potência

Usando Polinômios com Memória e Ordens Dependentes do Atraso

Leonardo de Andrade Santos, Eduardo Gonçalves de Lima, Sibilla Batista da Luz Franca

Universidade Federal do Paraná

2026



Outline

- Introdução
- Fundamentação Teórica
- Modelo MP Proposto
- Resultados
- Conclusão
- Próximas Etapas
- Bibliografia

Contextualização e Motivação

Exigências dos sistemas sem fio

- Altas taxas de dados em largura de banda limitada
- Modulações como OFDM e QAM elevada variam amplitude e fase simultaneamente
- Essas modulações são sensíveis às não-linearidades do amplificador de potência RF (**PA**)

Eficiência e distorção do PA

- Principal consumidor de energia do transmissor
- Maior eficiência próxima da saturação, com forte distorção não-linear e efeitos de memória
- Consequências: regrowth espectral e piora de EVM (Error Vector Magnitude), ACLR (Adjacent Channel Leakage Ratio) e BER (Bit Error Rate)

Solução: Pré-Distorção Digital (DPD) em banda-base para compensar a não-linearidade do PA.

Sua eficácia depende de um modelo preciso, de baixa complexidade e viável em hardware.

Objetivos

Objetivo Geral

Investigar e validar, em software e hardware, o modelo Memory Polynomial (MP) com ordens dependentes do atraso, avaliando o compromisso entre precisão e complexidade de implementação.

Objetivos Específicos

1. Implementar o MP clássico e a variação com ordens dependentes do atraso em Python
2. Avaliar o NMSE e a complexidade, utilizando a fronteira de Pareto
3. Comparar o desempenho nos conjuntos GaN HEMT e LDMOS
4. Implementar e validar funcionalmente as arquiteturas em VHDL com aritmética em vírgula fixa
5. Comparar a síntese genérica e os recursos utilizados em FPGA

Outline

- Introdução
- **Fundamentação Teórica**
- Modelo MP Proposto
- Resultados
- Conclusão
- Próximas Etapas
- Bibliografia

Fundamentação Teórica

Sistema de Comunicação Sem Fio

- Sistemas modernos sem fio: transmissor → meio de propagação → receptor
- Foco exclusivo deste trabalho: subsistema transmissor
- Bloco crítico: Amplificador de Potência em RF (PA / PARF)
  - Maior consumidor de energia do transmissor
  - Converte energia CC (fonte) em potência RF irradiada pela antena
  - Eficiência global do transmissor depende diretamente do PA




Figura 1: Sistema de transmissão simplificado

Distorção Espectral e Restrições Normativas

- Sistemas sem fio sujeitos a restrições normativas rigorosas de emissão espectral
- Máscara espectral limita potência máxima em bandas adjacentes (ex.: ACLR, SEM)
- Não-linearidade do PA gera produtos de intermodulação (IMD) e regrowth espectral
- Operação em regiões de alta eficiência $\longrightarrow$ intensificação das distorções fora da banda
- Consequência: risco de interferência em canais vizinhos e não conformidade regulatória




Figura 2: Exemplo de distorção espectral de um PA

Distorções em Amplificadores de Potência

- PA apresenta comportamento não linear em altos níveis de potência (compressão e saturação)
- Linearidade avaliada principalmente pelo ponto de compressão de 1 dB (P1dB)
- Componentes reativos no circuito (bias, matching) introduzem efeitos de memória
- Efeitos de memória degradam significativamente sinais de larga banda (ex.: OFDM, 5G)
- Resultado: distorções AM/AM, AM/PM e regrowth espectral




Figura 3: Curva de transferência de um PARF

Pré-Distorção Digital (DPD)




Figura 4: Esquema de pré-distorção digital (DPD) em cascata com o amplificador de potência

- DPD aplica distorção controlada no sinal em banda-base (digital)
- Função de transferência do DPD ≈ inversa da não-linearidade do PA
- Resultado: conjunto DPD + PA apresenta comportamento quase linear
- Permite operação do PA em região de alta eficiência sem violação de máscaras espectrais
- Bom compromisso entre desempenho (linearidade, EVM, ACLR) e custo de implementação

Modelagem Comportamental

- Modelagem baseada exclusivamente na relação observável entre entrada e saída do PA
- Não requer conhecimento da topologia interna ou parâmetros físicos do dispositivo
- Capaz de representar não-linearidades (AM/AM, AM/PM) e efeitos de memória (dispersão térmica, bias, matching)
- Ampla adoção em sistemas de pré-distorção digital (DPD) industriais e acadêmicos

Principais vantagens:

- Facilidade de extração de parâmetros a partir de medições
- Boa generalização para sinais reais (larga banda, alta PAR)
- Implementação eficiente em hardware digital (FPGA/ASIC)




Figura 5: Diagrama genérico de modelagem comportamental

Séries de Volterra

- Extensão da série de Taylor para sistemas não lineares dinâmicos
- Modela não-linearidades e efeitos de memória de forma geral
- Alta capacidade de aproximação teórica
- Principal desvantagem: elevada complexidade computacional (número de termos cresce exponencialmente)

$$y(n) = \sum_{k=1}^{K} \sum_{m_1=0}^{M-1} \cdots \sum_{m_k=0}^{M-1} h_{k(m_1,\ldots,m_k)} \prod_{i=1}^{k} x(n-m_i)$$

Equação 2.2 – Série de Volterra discreta

Polinômio com Memória

- Simplificação da série de Volterra
- Considera apenas os termos diagonais (mesmo atraso em todas as multiplicações)
- Modelo compacto e linear nos coeficientes (fácil identificação)
- Amplamente utilizado em sistemas de pré-distorção digital (DPD)

$$y(n) = \sum_{m=0}^{M} \sum_{p=1}^{P} h_{p,m} x(n-m) \; |x(n-m)|^{p-1}$$

Modelo Memory Polynomial (MP)

Métrica de Desempenho: NMSE

- $e(n) = y_{\text{real}}(n) - y_{\text{model}}(n)$
- $y_{\text{real}}(n)$: saída medida do PA real
- $y_{\text{model}}(n)$: saída calculada do modelo MP
- N: número total de amostras
- Quanto menor o NMSE (mais negativo em dB), melhor a precisão
- Avaliação em conjunto de validação separado do treinamento (evita sobreajuste)

$$\text{NMSE} = 10 \log_{10} \left(\frac{\sum_{n=1}^{N} |e(n)|^2}{\sum_{n=1}^{N} |y_{\text{real}(n)}|^2} \right)$$

Equação (4.1) – Normalized Mean Square Error

Outline

- Introdução
- Fundamentação Teórica
- **Modelo MP Proposto**
- Resultados
- Conclusão
- Próximas Etapas
- Bibliografia

Motivação Experimental

A mesma ordem é necessária em todos os atrasos?

- No MP clássico, todos os ramos utilizam a mesma ordem máxima
- Essa escolha atribui a mesma quantidade de termos à amostra atual e às anteriores
- Investigação no conjunto LDMOS: os termos de maior ordem têm a mesma importância em cada ramo?

Três análises complementares

1. Magnitude dos coeficientes
2. Sensibilidade do NMSE à ordem de cada ramo
3. Espectro do erro residual

Evidência 1 — Magnitude dos Coeficientes

- LDMOS: 4.500 amostras de extração e 4.500 de validação; $M = 2$
- Modelo completo: $P_0 = P_1 = P_2 = 5$; energia por ramo $E_m = \sum_{p=1}^{5} |h_{p,m}|^2$




Figura 6: Magnitude dos coeficientes por ramo de memória

Energia por ramo: **20,5751 → 13,7146 → 4,8489** para $m = 0, 1, 2$.

Evidência 2 — Sensibilidade do NMSE

- Variação de uma ordem P_m de 1 a 5, mantendo as outras duas em 1
- Referência comum: $P_0 = P_1 = P_2 = 1$; NMSE de −28,71 dB




Figura 7: Sensibilidade do NMSE à ordem de cada ramo

Ganhos: **6,66 dB** em P_0; **3,43 dB** em P_1; **1,49 dB** em P_2.

Evidência 3 — Espectro do Erro Residual

- Erro no conjunto de validação; janela de Blackman e FFT de 8192 pontos
- Entrada, saída medida e erros de modelos selecionados; referência $[1, 1, 1]$




Figura 8: Espectro do erro residual para variações de cada ramo

Maior redução espectral ao aumentar P_0, na banda e nas adjacências. Hipótese: preservar alta ordem em $m = 0$ e reduzir termos nos atrasos.

Alternativa Proposta: MP com Ordem Variável

- MP clássico: mesma ordem polinomial em todos os atrasos
- Evidências motivam definir uma ordem P_m para cada atraso m
- $\boldsymbol{P} = [P_0, P_1, ..., P_M]$, com $P_m \in \{1, 2, ..., P_{\max}\} \subset \mathbb{Z}_{>0}$
- Hipótese: concentrar a complexidade no instante atual
- Reduzir termos de alta ordem nos atrasos mais antigos
- Avaliar a precisão pelo NMSE e a complexidade pelo número de coeficientes

$$y(n) = \sum_{m=0}^{M} \sum_{p=1}^{P_m} h_{p,m} x(n-m)\ |x(n-m)|^{p-1}$$




Figura 9: Estrutura do MP clássico: ordem uniforme nos ramos

Arquitetura Implementada em VHDL

- Implementação em VHDL com funções de base de ordem ímpar
- P_m: quantidade de termos ímpares mantidos em cada ramo
- Modelo padrão: $\boldsymbol{P} = (5, 5, 5) \longrightarrow 15$ coeficientes complexos
- Modelo reduzido: $\boldsymbol{P} = (5, 3, 1) \longrightarrow 9$ coeficientes complexos

$$y(n) = \sum_{m=0}^{2} \sum_{q=0}^{P_m - 1} c_{m,q} x(n-m) |x(n-m)|^{2q}$$

Ramo	Ordens ímpares no modelo reduzido
$m = 0$	1, 3, 5, 7 e 9
$m = 1$	1, 3 e 5
$m = 2$	1

Redução de 40% no número de coeficientes complexos.

Outline

- Introdução
- Fundamentação Teórica
- Modelo MP Proposto
- **Resultados**
- Conclusão
- Próximas Etapas
- Bibliografia

Resultados – Visão Geral

- Modelagem em Python e validação em dados distintos dos usados na identificação
- GaN HEMT: PA classe AB, portadora de 900 MHz, WCDMA de 3,84 MHz e amostragem de 61,44 MHz
- LDMOS: 4.500 amostras complexas para extração e 4.500 para validação
- 125 combinações de ordens por conjunto, com $M = 2$ e $P_m \in \{1, 2, 3, 4, 5\}$
- Avaliação do compromisso entre precisão e complexidade nas 125 combinações
- Validação funcional em VHDL, síntese genérica e implementação em FPGA
- Avaliação da cascata DPD + PA com arquitetura ILA

Modelagem do PA com MP Original

- Implementação em Python (ponto flutuante) $\longrightarrow$ alta precisão numérica
- Objetivo: estabelecer baseline de desempenho
- Identificação: mínimos quadrados sobre erro de modelagem
- Validação em dados independentes (evita sobreajuste)

Resultado LDMOS: **NMSE = −37,51 dB**

MP padrão: $P = 5$, $M = 2$ e 15 coeficientes complexos




Figura 10: AM–AM medida e estimada para o PA LDMOS

MP com Ordem Dependente do Atraso

- Profundidade de memória M = 2
- Ordens: P_0, P_1, P_2 variando de 1 a 5 $\longrightarrow$ 125 combinações
- Treinamento em ponto flutuante
- Métricas avaliadas: NMSE e número total de coeficientes

- Aumento do número de coeficientes melhora NMSE
- Mas não é o único fator determinante
- Distribuição das ordens entre os atrasos é crítica para o desempenho




Figura 11: Desempenho dos 125 modelos MP com ordem dependente do atraso

Influência da Ordem Polinomial por Atraso

- P_0 (m=0): forte redução de NMSE com aumento da ordem
- P_1 (m=1): impacto moderado
- P_2 (m=2): impacto muito limitado




Figura 12: P_0




Figura 13: P_1




Figura 14: P_2

Não-linearidade dominante concentrada no instante atual

NMSE em Função da Complexidade




Figura 15: Destacando P_0




Figura 16: Destacando P_1




Figura 17: Destacando P_2

Ordem P_0 é o principal driver de ganho de precisão Aumento em atrasos antigos traz ganhos marginais

Modelos com $P_0 \geq P_1 \geq P_2$

- Modelos com ordens polinomiais **decrescentes** ao longo dos atrasos ($P_0 \geq P_1 \geq P_2$)
- Maioria dos modelos com **melhor desempenho** pertence a esse grupo
- Indica que a complexidade deve ser **priorizada no instante atual** (m = 0)
- Redução progressiva da ordem nos atrasos mais antigos traz pouco prejuízo




Figura 18: Modelos com ordens polinomiais decrescentes ao longo dos atrasos

Fronteira de Pareto

- Trade-off entre precisão (NMSE) e complexidade (número de coeficientes)
- Modelos na fronteira: soluções mais eficientes (melhor NMSE com menor complexidade possível)
- Distribuição típica dos melhores modelos: alta ordem em m=0 + redução rápida em m ≥ 1
- Confirma que a **não-linearidade dominante** está concentrada no instante atual




Figura 19: Fronteira de Pareto para os modelos MP com ordem dependente do atraso

Resultados em GaN HEMT e LDMOS

125 modelos avaliados por conjunto; NMSE no conjunto de validação.

Ordens	Coef.	GaN (dB)	LDMOS (dB)
[3,2,1]	6	−25,53	−34,75
[4,3,2]	9	−25,64	−36,31
[5,3,2]	10	−25,49	−37,00
[5,4,3]	12	−26,07	−37,44
[5,5,5]	15	−26,10	−37,51

Os dois conjuntos mantêm a predominância do ramo do instante atual.

Pipeline da Implementação VHDL




Figura 20: Pipeline da arquitetura em VHDL por ciclo de clock

- Captura em C_1 e saída registrada em C_{11}: latência RTL de dez períodos
- Intervalo de iniciação de um ciclo; após o preenchimento, uma amostra complexa por ciclo, se atendidas as restrições de temporização

Validação Funcional: VHDL e Python

- Simulação funcional com Xilinx e comparação com a referência em Python em vírgula fixa
- Sobreposição dos resultados no cenário avaliado




Figura 21: Comparação funcional entre VHDL e Python em vírgula fixa

Resultados de Síntese Genérica

Síntese genérica com GHDL/Yosys: comparação das arquiteturas em VHDL.

Métrica	Padrão	Reduzido	Redução
Wires	69.735	41.022	41,2%
Wire bits	72.087	42.703	40,8%
Cells	70.800	41.497	41,4%
Flip-flops	765	484	36,7%

Redução próxima de 40% nas principais métricas estruturais.

Resultados de Implementação em FPGA

Artix-7 XC7A100T-CSG324; Xilinx ISE 14.7; frequência-alvo de 100 MHz.

Após place & route	Padrão	Reduzido	Redução
Slice LUTs	3.163	1.822	42,40%
Slice Registers (posições)	1.936	1.052	45,66%
Flip-flops efetivos	1.642	874	46,77%
Slices ocupados	1.198	668	44,24%
DSP48E1	67	44	34,33%

- Modelo padrão: 15 coeficientes; modelo reduzido: 9 coeficientes
- Ambas as implementações: sem BRAM, 46 IOBs e um BUFG

Linearização DPD + PA com ILA

- DPD identificado como inverso do PA no conjunto LDMOS
- Ganho de entrada de 0,95: melhor aproveitamento da faixa dinâmica em relação a aproximadamente 0,83




Figura 22: Resposta AM–AM




Figura 23: Resposta AM–PM

A cascata apresenta resposta de amplitude mais linear e menor distorção de fase.

Outline

- Introdução
- Fundamentação Teórica
- Modelo MP Proposto
- Resultados
- **Conclusão**
- Próximas Etapas
- Bibliografia

Conclusões

- Ordens dependentes do atraso permitem concentrar a complexidade no instante atual
- Tendência confirmada nos conjuntos GaN HEMT e LDMOS
- Implementação em VHDL validada funcionalmente com a referência em Python
- Redução de 40% no número de coeficientes complexos
- Na FPGA: redução de 42,40% em Slice LUTs e 34,33% em DSP48E1
- Linearização da cascata DPD + PA observada nas curvas AM–AM e AM–PM

Outline

- Introdução
- Fundamentação Teórica
- Modelo MP Proposto
- Resultados
- Conclusão
- **Próximas Etapas**
- Bibliografia

Próximas Etapas

- Aplicar a metodologia a outros modelos comportamentais: GMP e série de Volterra
- Comparar precisão, complexidade e recursos de hardware
- Ampliar a validação em plataformas FPGA
- Investigar diferentes precisões numéricas e arquiteturas de pipeline

Obrigado pela atenção!

Referências

Bibliografia

[1] Y. Yu e others, «Digital Predistortion of Millimeter-Wave GaN Power Amplifiers for 6G Integrated Communication, Sensing, and Power Transfer Scenarios», *IEEE Transactions on Microwave Theory and Techniques*, 2024.

[2] J. Kim e K. Konstantinou, «Digital predistortion of wideband signals based on power amplifier model with memory», *Electronics Letters*, vol. 37, n.º 23, pp. 1417–1418, 2001, doi: 10.1049/el:20010940.

[3] J. C. Pedro e S. A. Maas, «A comparative overview of microwave and wireless power-amplifier behavioral modeling approaches», *IEEE Transactions on Microwave Theory and Techniques*, vol. 53, n.º 4, pp. 1150–1163, 2005.

[4] M. Schetzen, *The Volterra and Wiener Theories of Nonlinear Systems*. John Wiley & Sons, 1980.

[5] S. C. Cripps, *RF Power Amplifiers for Wireless Communications*. Artech House, 2006, p. 456.

[6] P. Kenington, *High Linearity RF Amplifier Design*. Artech House Publishers, 2000.

[7] E. John, «Modelagem comportamental de amplificadores de potência de radiofrequência usando termos unidimensionais e bidimensionais de séries de Volterra: Dissertação de Mestrado, Universidade Federal do Paraná». 2016.

[8] J. H. Chavez, «Estudo comparativo entre as arquiteturas de identificação de pré-distorcedores digitais através das aprendizagens direta e indireta: Dissertação de Mestrado, Universidade Federal do Paraná». 2018.

[9] E. G. de Lima e G. Ghione, «Behavioral modeling and digital base-band predistortion of RF power amplifiers», Doctoral dissertation, 2009.

[10] C. L. R. Machado, «Modelagem comportamental de amplificadores de potência usando soma de produtos entre filtros digitais de resposta ao impulso finita e tabelas de busca unidimensionais: Dissertação de Mestrado, Universidade Federal do Paraná». 2016.

[11] L. Schuartz, «Polinômios com Memória de Complexidade Reduzida e sua Aplicação na Pré-distorção Digital de Amplificadores de Potência: Dissertação de Mestrado, Universidade Federal do Paraná». 2017.

Referências

[12] A. Kwan, F. Ghannouchi, O. Hammi, M. Helaoui, e M. Smith, «Look-up table-based digital predistorter implementation for field programmable gate arrays using long-term evolution signals with 60 MHz bandwidth», *IET Science, Measurement & Technology*, vol. 6, n.º 3, pp. 181–188, 2012, doi: 10.1049/iet--smt.2011.0025.

[13] P. L. Gilabert, A. Cesari, G. Montoro, E. Bertran, e J.-M. Dilhac, «Multi-Lookup Table FPGA Implementation of an Adaptive Digital Predistorter for Linearizing RF Power Amplifiers With Memory Effects», *IEEE Transactions on Microwave Theory and Techniques*, vol. 56, n.º 2, pp. 372–384, 2008, doi: 10.1109/TMTT.2007.913369.

[14] L. Guan e A. Zhu, «Low-Cost FPGA Implementation of Volterra Series-Based Digital Predistorter for RF Power Amplifiers», *IEEE Transactions on Microwave Theory and Techniques*, vol. 58, n.º 4, pp. 866–872, 2010, doi: 10.1109/TMTT.2010.2041588.

[15] S. Rahmanian, M. H. Bateni, e E. Yazdian, «Efficient FPGA Implementation of a Digital Predistorter for Power Amplifier Linearization», *Circuits, Systems, and Signal Processing*, vol. 39, pp. 5618–5637, 2020, doi: 10.1007/s00034-020-01423-9.

[16] W. Li, E. Guillena, G. Montoro, e P. L. Gilabert, «FPGA Implementation of Memory-Based Digital Predistorters with High-Level Synthesis», em *2021 IEEE Topical Conference on RF/Microwave Power Amplifiers for Radio and Wireless Applications (PAWR)*, IEEE, 2021. doi: 10.1109/PAWR51852.2021.9375579.

[17] D. Zhang, X. Wu, L. Jin, e X. Pan, «Vector-Switched Digital Predistortion for Concurrent Dual-Band Transmitters with Hybrid Time-Division Multiplexing Scheme», *Microelectronics Journal*, vol. 143, p. 106029, 2024, doi: 10.1016/j.mejo.2023.106029.

[18] W. Li, G. Montoro, e P. L. Gilabert, «GPU versus FPGA Implementation of a Digital Predistortion Linearizer for Wideband Radiofrequency Power Amplifiers», *AEU – International Journal of Electronics and Communications*, vol. 174, p. 155040, 2024, doi: 10.1016/j.aeue.2023.155040.

[19] P. J. Ashenden, *The Designer's Guide to VHDL*, 3.º ed. Morgan Kaufmann, 2008.

[20] IEEE, «IEEE Standard VHDL Language Reference Manual», n.º IEEE Std 1076–2008. 2009. doi: 10.1109/IEEESTD.2009.4772740.

Referências

[21] D. R. Morgan, Z. Ma, J. Kim, M. G. Zierdt, e J. Pastalan, «A generalized memory polynomial model for digital predistortion of RF power amplifiers», *IEEE Transactions on Signal Processing*, vol. 54, n.º 10, pp. 3852–3860, 2006.

[22] M. Talemwa, J. M. Bautista, T. Eriksson, e P. Larsson-Edefors, «DSP hardware tradeoffs for digital predistortion based on pruned Volterra series», em *2025 IEEE Workshop on Signal Processing Systems (SiPS)*, IEEE, 2025, pp. 1–5. doi: 10.1109/SIPS66314.2025.11261255.

[23] Y. Li e others, «Crossband Generalized Memory Polynomial for Nonlinear Target Modeling and its Identification with Two-Tone Signals», em *2021 IEEE International Conference on Signal Processing, Communications and Computing (ICSPCC)*, IEEE, 2021, pp. 1–5.

[24] Y. Wu, G. D. Singh, M. Beikmirza, L. C. N. de Vreede, M. Alavi, e C. Gao, «OpenDPD: An Open-Source End-to-End Learning and Benchmarking Framework for Wideband Power Amplifier Modeling and Digital Pre-Distortion», em *2024 IEEE International Symposium on Circuits and Systems (ISCAS)*, 2024, pp. 1–5. doi: 10.1109/ISCAS58744.2024.10558162.

[25] Y. Wu *et al.*, «MP-DPD: Low-Complexity Mixed-Precision Neural Networks for Energy-Efficient Digital Predistortion of Wideband Power Amplifiers», *IEEE Microwave and Wireless Technology Letters*, 2024, doi: 10.1109/LMWT.2024.3386330.

[26] M. S. Muha e others, «Validation of power amplifier nonlinear block models», em *1999 IEEE MTT-S International Microwave Symposium Digest*, IEEE, 1999, pp. 759–762.

[27] S. Haykin e M. Moher, *An Introduction to Analog and Digital Communications*, 2.º ed. John Wiley & Sons, 2011.

[28] A. Molina, K. Rajamani, e K. Azadet, «Digital Predistortion Using Lookup Tables With Linear Interpolation and Extrapolation: Direct Least Squares Coefficient Adaptation», *IEEE Transactions on Microwave Theory and Techniques*, vol. 65, n.º 3, pp. 980–987, 2017, doi: 10.1109/TMTT.2016.2627562.